Cortex-M3
作者：博維科技 時(shí)間：2021-01-06 14:56
首先，在學(xué)習(xí)Cortex-M3時(shí)，我們必須要知道必要的縮略語。整理如下：AMBA:先進(jìn)單片機(jī)總線架構(gòu) ADK:AMBA設(shè)計(jì)套件
AHB：先進(jìn)高性能總線 AHB-AP：AHB訪問端口
APB：先進(jìn)外設(shè)總線 ARM ARM：ARM架構(gòu)參考手冊
ASIC：行業(yè)領(lǐng)域?qū)Ｓ眉呻娐?nbsp; ATB ：先進(jìn)跟蹤總線
BE8：字節(jié)不變式大端模式 CPI：每條指令的周期數(shù)
DAP：調(diào)試訪問端口 DSP：數(shù)字信號處理（器）
DWT：數(shù)據(jù)觀察點(diǎn)及跟蹤 ETM：嵌入式跟蹤宏單元
FPB：閃存地址重載及斷點(diǎn) FSR：fault狀態(tài)寄存器
HTM：Core Sight AHB跟蹤宏單元
ICE：在線仿真器 IDE：集成開發(fā)環(huán)境
IRQ：中斷請求（通常是外中斷請求）
ISA：指令系統(tǒng)架構(gòu) ISR：中斷服務(wù)例程
ITM：儀器化跟蹤宏單元
JTAG：連接點(diǎn)測試行動(dòng)組（一個(gè)關(guān)于測試和調(diào)試接口的標(biāo)準(zhǔn)）
LR：連接寄存器
LSB：最低有效位
MSB：最高有效位
LSU：加載存儲單元
MCU：微控制器單元
MPU：存儲器保護(hù)單元
MMU：存儲器管理單元
MSP：主堆棧指針
NMI：不可屏蔽中斷
NVIC：嵌套向量中斷控制器
PC：程序計(jì)數(shù)器
PPB：私有外設(shè)總線
同時(shí)，還要如下規(guī)定：
? 數(shù)值:
1. 4''hC , 0x123 都表示16進(jìn)制數(shù)
2. #3表示數(shù)字3 (e.g., IRQ #3 就是指3號中斷)
3. #immed_12表示一個(gè)12位的立即數(shù)
4. 寄存器位。通常是表示一個(gè)位段的數(shù)值，例如
bit[15:12] 表示位序號從15往下數(shù)到12，這一段的數(shù)值。
? 寄存器訪問類型
1. R 表示只讀
2. W表示只寫
3. RW 表示可讀可寫（前3條好像地球人都知道）
4. R/Wc 表示可讀，但是寫訪問將使之清 0
二、Cortex-M3芯片簡介
1、關(guān)于ARMv7的知識--了解
在這個(gè)版本中，內(nèi)核架構(gòu)首次從單一款式變成3種款式：
? 款式A：設(shè)計(jì)用于高性能的“開放應(yīng)用平臺”——越來越接近電腦了
? 款式R：用于高端的嵌入式系統(tǒng)，尤其是那些帶有實(shí)時(shí)要求的——又要快又要實(shí)時(shí)。
? 款式M：用于深度嵌入的，單片機(jī)風(fēng)格的系統(tǒng)中
介紹A:用于高性能的“開放應(yīng)用平臺”，應(yīng)用在那些需要運(yùn)行復(fù)雜應(yīng)用程序的處理器。支持大型嵌入式操作系統(tǒng)
R:用于高端的嵌入式系統(tǒng)，要求實(shí)時(shí)性的
M:用于深度嵌入的、單片機(jī)風(fēng)格的系統(tǒng)中
2、Cortex-M3處理器的舞臺
高性能+高代碼密度+小硅片面積，使得CM3大面積地成為理想的處理平臺，主要應(yīng)用在以下領(lǐng)域：
（1）低成本單片機(jī)（2）汽車電子（3）數(shù)據(jù)通信（4）工業(yè)控制
（5）消費(fèi)類電子產(chǎn)品
3、Cortex-M3概覽
（1）簡介
Cortex-M3是一個(gè) 32位處理器內(nèi)核。內(nèi)部的數(shù)據(jù)路徑是 32位的，寄存器是 32位的，存儲器接口也是 32 位的。CM3 采用了哈佛結(jié)構(gòu)，擁有獨(dú)立的指令總線和數(shù)據(jù)總線，可以讓取指與數(shù)據(jù)訪問并行不悖。這樣一來數(shù)據(jù)訪問不再占用指令總線，從而提升了性能。為實(shí)現(xiàn)這個(gè)特性， CM3內(nèi)部含有好幾條總線接口，每條都為自己的應(yīng)用場合優(yōu)化過，并且它們可以并行工作。但是另一方面，指令總線和數(shù)據(jù)總線共享同一個(gè)存儲器空間（一個(gè)統(tǒng)一的存儲器系統(tǒng)）。
比較復(fù)雜的應(yīng)用可能需要更多的存儲系統(tǒng)功能，為此CM3提供一個(gè)可選的MPU，而且在需要的情況下也可以使用外部的 cache。另外在CM3中，Both小端模式和大端模式都是支持的。
（2）Cortex-M3的簡化圖
（3）寄存器組
處理器擁有R0-R15的寄存器組，其中R13最為堆棧指針SP,SP有兩個(gè)，但是同一時(shí)刻只能有一個(gè)可以看到，這就是所謂的“banked”寄存器。
a、R0-R12都是 32位通用寄存器，用于數(shù)據(jù)操作。但是注意：絕大多數(shù) 16位Thumb指令只能訪問R0-R7，而 32位 Thumb-2指令可以訪問所有寄存器。
b、Cortex-M3擁有兩個(gè)堆棧指針，然而它們是 banked，因此任一時(shí)刻只能使用其中的一個(gè)。
? 主堆棧指針（MSP）：復(fù)位后缺省使用的堆棧指針，用于操作系統(tǒng)內(nèi)核以及異常處理例程（包括中斷服務(wù)例程）
? 進(jìn)程堆棧指針（PSP）：由用戶的應(yīng)用程序代碼使用。
---堆棧指針的最低兩位永遠(yuǎn)是0，這意味著堆?？偸?字節(jié)對齊的。---
c、R14：連接寄存器--當(dāng)呼叫一個(gè)子程序時(shí)，由R14存儲返回地址
d、R15：程序計(jì)數(shù)寄存器--指向當(dāng)前的程序地址，如果修改它的值，就能改變程序的執(zhí)行流（這里有很多高級技巧）
e、Cortex-M3還在內(nèi)核水平上搭載了若干特殊功能寄存器，包括
程序狀態(tài)字寄存器組（PSRs）
中斷屏蔽寄存器組（PRIMASK, FAULTMASK, BASEPRI）
控制寄存器（CONTROL）
Cortex-M3處理器支持兩種處理器的操作模式，還支持兩級特權(quán)操作。
兩種操作模式分別為：處理者模式和線程模式（thread mode）。引入兩個(gè)模式的本意，是用于區(qū)別普通應(yīng)用程序的代碼和異常服務(wù)例程的代碼——包括中斷服務(wù)例程的代碼。
Cortex-M3 的另一個(gè)側(cè)面則是特權(quán)的分級——特權(quán)級和用戶級。這可以提供一種存儲器訪問的保護(hù)機(jī)制，使得普通的用戶程序代碼不能意外地，甚至是惡意地執(zhí)行涉及到要害的操作。處理器支持兩種特權(quán)級，這也是一個(gè)基本的安全模型。
在 CM3 運(yùn)行主應(yīng)用程序時(shí)（線程模式），既可以使用特權(quán)級，也可以使用用戶級；但是異常服務(wù)例程必須在特權(quán)級下執(zhí)行。復(fù)位后，處理器默認(rèn)進(jìn)入線程模式，特權(quán)極訪問。在特權(quán)級下，程序可以訪問所有范圍的存儲器（如果有 MPU，還要 在MPU規(guī)定的禁地之外），并且可以執(zhí)行所有指令。
在特權(quán)級下的程序可以為所欲為，但也可能會(huì)把自己給玩進(jìn)去——切換到用戶級。一旦進(jìn)入用戶級，再想回來就得走“法律程序”了——用戶級的程序不能簡簡單單地試圖改寫 CONTROL寄存器就回到特權(quán)級，它必須先“申訴”：執(zhí)行一條系統(tǒng)調(diào)用指令(SVC)。這會(huì)觸發(fā)SVC異常，然后由異常服務(wù)例程（通常是操作系統(tǒng)的一部分）接管，如果批準(zhǔn)了進(jìn)入，則異常服務(wù)例程修改 CONTROL寄存器，才能在用戶級的線程模式下重新進(jìn)入特權(quán)級。
事實(shí)上，從用戶級到特權(quán)級的唯一途徑就是異常：如果在程序執(zhí)行過程中觸發(fā)了一個(gè)異常，處理器總是先切換入特權(quán)級，并且在異常服務(wù)例程執(zhí)行完畢退出時(shí)，返回先前的狀態(tài)
通過引入特權(quán)級和用戶級，就能夠在硬件水平上限制某些不受信任的或者還沒有調(diào)試好的程序，不讓它們隨便地配置涉及要害的寄存器，因而系統(tǒng)的可靠性得到了提高。進(jìn)一步地，如果配了 MPU，它還可以作為特權(quán)機(jī)制的補(bǔ)充——保護(hù)關(guān)鍵的存儲區(qū)域不被破壞，這些區(qū)域通常是操作系統(tǒng)的區(qū)域。
(4)內(nèi)建的嵌套向量中斷控制器
Cortex-M3 在內(nèi)核水平上搭載了一顆中斷控制器——嵌套向量中斷控制器 NVIC(Nested Vectored Interrupt Controller)。它與內(nèi)核有很深的“親密接觸”——與內(nèi)核是緊耦合的。
NVIC提供如下的功能：
? 可嵌套中斷支持
? 向量中斷支持
? 動(dòng)態(tài)優(yōu)先級調(diào)整支持
? 中斷延遲大大縮短
? 中斷可屏蔽
可嵌套中斷支持： 可嵌套中斷支持的作用范圍很廣，覆蓋了所有的外部中斷和絕大多數(shù)系統(tǒng)異常。外在表現(xiàn)是，這些異常都可以被賦予不同的優(yōu)先級。當(dāng)前優(yōu)先級被存儲在 xPSR 的專用字段中。當(dāng)一個(gè)異常發(fā)生時(shí)，硬件會(huì)自動(dòng)比較該異常的優(yōu)先級是否比當(dāng)前的異常優(yōu)先級更高。如果發(fā)現(xiàn)來了更高優(yōu)先級的異常，處理器就會(huì)中斷當(dāng)前的中斷服務(wù)例程（或者是普通程序），而服務(wù)新來的異常——即立即搶占。
向量中斷支持： 當(dāng)開始響應(yīng)一個(gè)中斷后，CM3會(huì)自動(dòng)定位一張向量表，并且根據(jù)中斷號從表中找出 ISR的入口地址，然后跳轉(zhuǎn)過去執(zhí)行。不需要像以前的 ARM那樣，由軟件來分辨到底是哪個(gè)中斷發(fā)生了，也無需半導(dǎo)體廠商提供私有的中斷控制器來完成這種工作。這么一來，中斷延遲時(shí)間大為縮短。
（5）存儲器映射
Cortex-M3支持4G存儲空間，具體分配如下圖：
（6）總線接口
Cortex-M3內(nèi)部有若干個(gè)總線接口，以使 CM3能同時(shí)取址和訪內(nèi)（訪問內(nèi)存），它們是：
? 指令存儲區(qū)總線（兩條）
? 系統(tǒng)總線
? 私有外設(shè)總線
有兩條代碼存儲區(qū)總線負(fù)責(zé)對代碼存儲區(qū)的訪問，分別是 I-Code 總線和 D-Code 總線。前者用于取指，后者用于查表等操作，它們按最佳執(zhí)行速度進(jìn)行優(yōu)化。
系統(tǒng)總線用于訪問內(nèi)存和外設(shè)，覆蓋的區(qū)域包括 SRAM，片上外設(shè)，片外 RAM，片外擴(kuò)展設(shè)備，以及系統(tǒng)級存儲區(qū)的部分空間。
私有外設(shè)總線負(fù)責(zé)一部分私有外設(shè)的訪問，主要就是訪問調(diào)試組件。它們也在系統(tǒng)級存儲區(qū)。
（7）存儲器保護(hù)單元（MPU）
Cortex-M3有一個(gè)可選的存儲器保護(hù)單元。配上它之后，就可以對特權(quán)級訪問和用戶級訪問分別施加不同的訪問限制。當(dāng)檢測到犯規(guī)（violated）時(shí)，MPU 就會(huì)產(chǎn)生一個(gè) fault 異常，可以由fault異常的服務(wù)例程來分析該錯(cuò)誤，并且在可能時(shí)改正它。
MPU 有很多玩法。最常見的就是由操作系統(tǒng)使用 MPU，以使特權(quán)級代碼的數(shù)據(jù)，包括操作系統(tǒng)本身的數(shù)據(jù)不被其它用戶程序弄壞。MPU在保護(hù)內(nèi)存時(shí)是按區(qū)管理的。它可以把某些內(nèi)存 region設(shè)置成只讀，從而避免了那里的內(nèi)容意外被更改；還可以在多任務(wù)系統(tǒng)中把不同任務(wù)之間的數(shù)據(jù)區(qū)隔離。一句話，它會(huì)使嵌入式系統(tǒng)變得更加健壯，更加可靠（很多行業(yè)標(biāo)準(zhǔn)，尤其是航空的，就規(guī)定了必須使用 MPU來行使保護(hù)職能——譯
注） 。
（8）Cortex-M3的簡評
1、高性能
? 許多指令都是單周期的——包括乘法相關(guān)指令。并且從整體性能上，Cortex-M3比得過絕大多數(shù)其它的架構(gòu)。
? 指令總線和數(shù)據(jù)總線被分開，取值和訪內(nèi)可以并行不悖
? Thumb-2的到來告別了狀態(tài)切換的舊世代，再也不需要花時(shí)間來切換于 32位 ARM狀態(tài)和16位Thumb狀態(tài)之間了。這簡化了軟件開發(fā)和代碼維護(hù)，使產(chǎn)品面市更快。
? Thumb-2指令集為編程帶來了更多的靈活性。許多數(shù)據(jù)操作現(xiàn)在能用更短的代碼搞定，這意味著 Cortex-M3的代碼密度更高，也就對存儲器的需求更少。
? 取指都按 32位處理。同一周期最多可以取出兩條指令，留下了更多的帶寬給數(shù)據(jù)傳輸。
? Cortex-M3的設(shè)計(jì)允許單片機(jī)高頻運(yùn)行（現(xiàn)代半導(dǎo)體制造技術(shù)能保證 100MHz以上的速度）即使在相同的速度下運(yùn)行，CM3的每指令周期數(shù)(CPI)也更低，于是同樣的 MHz下可以做更多的工作；另一方面，也使同一個(gè)應(yīng)用在 CM3上需要更低的主頻。
2、先進(jìn)的中斷處理功能
內(nèi)建的嵌套向量中斷控制器支持240條外部中斷輸入。向量化的中斷功能大大減少了中斷延遲，因?yàn)椴辉谛枰浖ヅ袛嘀袛嘣?。中斷的嵌套也是在硬件水平上?shí)現(xiàn)的，不需要軟件代碼來實(shí)現(xiàn)。
Cortex-M3在進(jìn)入異常服務(wù)例程時(shí)，自動(dòng)壓棧了 R0-R3, R12, LR, PSR 和PC，并且在返回時(shí)自動(dòng)彈出它們，這多清爽！既加速了中斷的響應(yīng)，也再不需要匯編語言代碼了
NVIC支持對每一路中斷設(shè)置不同的優(yōu)先級，使得中斷管理極富彈性。最粗線條的實(shí)現(xiàn)也至少要支持 8級優(yōu)先級，而且還能動(dòng)態(tài)地被修改。
優(yōu)化中斷響應(yīng)還有兩招，它們分別是“咬尾中斷機(jī)制”和“晚到中斷機(jī)制”。
有些需要較多周期才能執(zhí)行完的指令，是可以被中斷－繼續(xù)的——就好比它們是一串指令一樣。這些指令包括加載多個(gè)寄存器（LDM），存儲多個(gè)寄存器（STM），多個(gè)寄存器參與的PUSH，以及多個(gè)寄存器參與的 POP。
除非系統(tǒng)被徹底地鎖定，NMI（不可屏蔽中斷）會(huì)在收到請求的第一時(shí)間予以響應(yīng)。對很多安全-關(guān)鍵(safety-critical)的應(yīng)用，NMI都是必不可少的（如化學(xué)反應(yīng)即將失控時(shí)的緊急停機(jī)）。
